シニア スタッフ デバイスエンジニア（パワーMOSFET）

【募集背景】

本チームは、PCP向けSPS（Smart Power Switch）用FETの設計を担っています。直近1年間で体制の変化があり、加えて新世代MV FET（REXFET2／REXFET3）の開発・展開も進行中です。

SPS FET事業は今後2年間で出荷数量が約3倍に拡大する見込みであり、事業成長を牽引する中核人材として、経験豊富なデバイスエンジニアを募集しています。

【職務概要】

12V～80V用途向けのスイッチングパワーMOSFETの開発において、

デバイス構想から量産・評価まで、製品ライフサイクル全体に携わるポジションです。

高性能・高信頼性・量産性を両立したデバイス技術を開発し、事業および技術の両面で大きなインパクトを創出していただきます。

【主な業務内容】

- 高性能・高信頼性パワーMOSFETの新規デバイス構造の立案・開発
- デバイス性能、耐久性、コストを考慮した構造最適化
- プロセスエンジニアと連携した新規プロセスフロー・設計ルールの策定
- TCADシミュレーションを用いた設計検証および感度分析
- 歩留まりに影響する設計・プロセスパラメータの特定と最適化
- CAD／レイアウトチームと協働したテストマスク・製品マスク設計
- 分割実験（Split実験）の設計・評価・解析
- アプリケーション／テストエンジニアと連携した特性評価・試験手法の確立
- 実測データ解析による課題抽出、デバイス設計・プロセス改善
- 既存パワー半導体製品に対する技術サポート

※職務内容や勤務地の詳細・将来的な変更の可能性については、面接時にご説明します。

【WANT】

- 製品マスクおよびテストマスクのレイアウト設計経験 （特に Cadence Virtuoso の使用経験があれば望ましい）
- 実験計画法（Design of Experiments：DoE） に関する知識または実務経験
- マイクロエレクトロニクス分野における 構造解析および化学分析手法に関する実務レベルの理解
- パワーデバイスの試験および特性評価装置・評価手法に関する 実務レベルの理解
- スイッチドモード電源（Switched-Mode Power）アプリケーションおよび それに起因する デバイスストレス に関する理解
- 高耐圧VDMOSデバイスのエンジニアリング経験
- パワー半導体デバイスの製品開発に関する実務経験
- 商業的に成功したパワーMOSFET製品の開発における実績 （量産・ビジネス面での成功実績が確認できること）
- 半導体デバイス物理／固体物理に関する知識
- 製品マスクおよびテストマスクのレイアウト設計経験 （特に Cadence Virtuoso の使用経験があれば望ましい）
- 実験計画法（Design of Experiments：DoE） に関する理解および実務経験
- 半導体デバイス分野における 構造解析および化学分析に関する基礎的な知識・実務レベルの理解
- パワーデバイスの試験および特性評価装置・手法に関する実務レベルの理解
- スイッチング電源（スイッチドモード電源）アプリケーションおよび それに起因する デバイスストレスに関する理解

Requirements

半導体デバイスのプロセスインテグレーションに関する経験または知識; 半導体デバイスの信頼性物理に関する理解; TCADによるプロセスおよびデバイスシミュレーションの経験（特に Sentaurus の使用経験があれば望ましい）; 英語：日常業務において支障なくコミュニケーションが取れるレベル（会話力）; 日本語：ビジネスレベルでのコミュニケーション能力