jobs.pl/Job offers/Other/Design Verification Engineer(SoC機能検証エンジニア)(1)
Source: CrawlJobs

Design Verification Engineer(SoC機能検証エンジニア)(1)

Renesas Electronics Kodaira, Japan
Full-time On-site work

Publication date: 09/09/2026

本ポジションでは現在複数名の採用を予定しております。同一内容の求人が複数掲載されている場合がございますが、ご応募は1件のみで問題ございません。ご応募内容は採用チームにて一括で確認させていただきます。

【募集背景】

ルネサスは、産業機器およびフィジカルAI向けSoC製品の開発をグローバルに推進しています。近年は、ロボティクス、マシンビジョン、自律制御システムなどの分野で高度な画像認識やAI処理性能への要求が高まっており、先端プロセスを用いた大規模SoC開発が加速しています。

これらの製品開発において、高い品質と信頼性を確保するためには、開発初期段階からの検証活動が重要となります。そのため、IPレベルからサブシステム、SoCレベルまでの機能検証を担当し、検証戦略の立案、検証環境構築、Coverage Closureを推進できるDesign Verification Engineerを募集します。グローバル開発チームと連携しながら、次世代フィジカルAI向けSoC開発を支える魅力的なポジションです。

【職務内容】

・産業機器およびフィジカルAI向けSoC製品の機能検証

・Arm® CPUサブシステムおよびAMBA Busアーキテクチャを含むサブシステムの検証

・Camera Interface(MIPI CSI-2等)を含む画像入力システムの検証

・Graphics、Vision AI、およびAIアクセラレータを活用した画像処理サブシステムの検証

・Verification Plan作成、検証項目定義、および検証環境構築

・Functional Coverage、Code Coverageを活用したCoverage Closure推進

・RTL設計チーム、物理設計チーム、ソフトウェアチームとの協業

Requirements

【必須要件】; ・SystemVerilogおよびUVM(又はSpecman)を用いた機能検証経験; ・デジタル回路、SoC、またはIPの機能検証経験; ・シミュレーションベースのデバッグおよび不具合解析経験; ・Verification Planの策定および検証シナリオ作成経験; ・グローバルな開発チームと英語で円滑にコミュニケーションし、関係部門と協業しながら開発を推進できる能力; ・SystemVerilog/UVMを用いたデジタル機能検証の実務経験3年以上; 【歓迎要件】; ・Cadence JasperGold、Synopsys VC Formal等の業界標準ツールを用いたデジタルRTLに対するFormal Verification(FV)の経験; ・Arm® CPUサブシステムの検証経験; ・AMBA AXI/AHB/APB等のバスアーキテクチャに関する知識および検証経験; ・Camera Interface(MIPI CSI-2等)の検証経験; ・Graphics IP、GPU、Vision AI、画像認識、AIアクセラレータ等の検証経験; ・Functional Coverage、Coverage Closure、およびRegression管理の経験; ・グローバル開発環境での開発・協業経験
Apply with employer

Similar offers

All →

Cookie settings

Each purpose is optional and off by default. You can withdraw consent at any time.

Showing offers closest to you